根据semiwiki最近的一份报告，截至2022年第一季度，ASML已经发运了136个EUV系统，大约有7000万个暴露的晶圆被曝光。

在早些时候的技术会议上，TSMC表示，它拥有全世界安装的EUV光刻机系统的55%三星的实际控制人李在镕最近拜访了荷兰总统，寻找更多的EUV供应

这再次表明，对于生产先进芯片至关重要的EUV已经成为全球关注的目标在前几天的一些报道中，我们也看到了EUV光刻机的一些路线图更新

0.33NA EUV的新进展

报道称，0.33 NA的EUV系统是尖端光刻技术的主要生产系统高级逻辑和DRAM正在使用0.33 NA系统进行量产下图说明了逻辑和DRAM的EUV层以及EUV每年曝光的晶圆

ASML的Mike Lercel称，以典型的5nm工艺为例，2021年的逻辑值是10层以上的EUV，2023年3nm将有20层EUV，而目前DRAM的EUV层使用量约为5层。

Mike Lercel还谈到了未来DRAM曝光的前景他指出，在不久的将来，DRAM上将有大约8个关键层，最终这些层中的一些可能需要多次构图，这样每个晶片的EUV曝光可以达到10层

从报告中可以看出，新的EUV光刻机系统NXE:3600D的可用率将达到93%，这将使其更接近DUV光刻机。

资料显示，NXE:3600D系统以30mJ/cm的速度每小时可以生产160片晶圆，比NXE的3400摄氏度高出18%二，正在研发的NXE:3800E系统，初期会用30mJ/cm速度提供了超过195wph的容量，吞吐量升级到220wph

根据介绍，NXE:3600E将在像差，重叠和吞吐量方面进行渐进式光学改进。

从semiwi的报告中，我们可以看到，在0.33 NA的EUV光刻机领域，ASML路线图包括了2025年左右推出吞吐量约为220wph的NXE:4000F据参加高盛虚拟峰会的EUV执行副总裁克里斯托夫·芙凯称，该公司将新设备称为F，因为ASML也希望通过这种设备能够显著提高生产率，这主要是由于该公司希望进一步提高系统的功率

至于产能的增加，克利斯朵夫·芙凯说可能会达到10%到20%，但是他们还没有最后敲定可是，ASML目前计划在2025年左右交付首个NXE:4000F系统

Semiwiki在文章中表示，对于0.33NA系统，ASML正致力于通过增加吞吐量和降低总能量来降低每次曝光所需的功耗，双图案甚至将成为0.33 NA掩模对准器的一个方面。

正如之前报告中指出的，在0.33 NA光刻机发力的同时，ASML也在加快0.55 NA光刻机的进度继英特尔表示将在2025年使用高NA光刻机后，TSMC最近将高NA光刻机的应用时间放在了2024年毫无疑问，它大大延长了先进的EUV光刻机的应用时间

从相关数据可以看出，0.33 NA的常规EUV光刻机从样机出货到量产机大约用了10年时间如果相关报道属实，意味着0.55 NA高NA EUV光刻机从样机出货到量产机出货只需要短短三年时间

0.55纳EUV掩模对准器目标

为什么要提高EUV光刻机的数值孔径在很多文章中都有讨论。

归根结底，高数值孔径EUV系统的好处可以用一个词来概括mdashmdash分辨率因为根据瑞利公式，将孔径从0.33增加到0.55可以成比例地增加可达到的临界尺寸mdashmdash在0.33 NA系统中从13nm到0.55 na的Euv可能低至8nm

在上个月举行的SPIE会议上，ASML和蔡司报告说，尽管开发工作正在按计划进行，但预计第一个0.55 NA EUV系统要到2023年才能安装如图所示，ASML的路线图在ASML工厂的实验室安装第一个高NA系统，它将在2023年与Imec联合运行，进行初步评估

EXE:5000系统应于2024年交付客户，量产版EXE:5200系统应于2025年左右交付客户生产使用。

在semiwiki的文章中，他们提到高NA的光学器件远大于0.33 NA的光学器件，这就需要独特的设计方法0.55 NA系统将具有变形透镜系统，在一个方向上具有4倍缩减率，在正交方向上具有8倍缩减率由于分划板的尺寸和8倍的缩小，可印刷区域的尺寸在扫描方向上减半至16.5nm

为了更快的推动高NA EUV光刻机的落地，ASML正在携手众多研究机构和企业，比如imec，这是他们重要的合作大棒之一。

imec首席执行官Luc Van den hove表示，imec与ASML合作开发高NA技术，ASML现在正在开发第一台0.55高NA EUV光刻扫描设备EXE:5000系统的原型他指出，与现有的EUV系统相比，高NA EUV光刻设备有望以更少的曝光和显影时间实现2纳米以下逻辑芯片关键特征的图案化

为了建立第一个高NA EUV原型系统，imec不断提高当前0.33 NA EUV光刻技术的投影分辨率，以预测光刻胶涂覆和减薄后的成像性能，实现微型线宽，线间距和触点的精确图形转移。

同时，imec与材料供应商一起展示了新兴光刻胶和底漆材料的测试结果，并在高NA工艺中成功实现了优异的成像质量同时提出了针对新工艺的专用显影和刻蚀溶液，以减少光刻图形的缺陷和随机损伤

从这个描述中我们可以看出，对于0.55 NA的光刻机来说，需要更新的不仅仅是它的光刻机系统同时，还需要在光掩模，光刻胶层压和图案转移工艺等方面齐头并进，以使新设备的应用成为可能

生态系统全力以赴。

在晶圆厂，芯片制造商需要使用光刻机和其他设备来生产芯片使用在设计阶段生成的文件格式，光掩模设备创建掩模掩模是给定芯片设计的主模板，并最终被运送到fab从那里，晶片被插入到涂覆/显影系统中该系统将一种叫做光致抗蚀剂的感光材料倒在晶片上

然后，将掩模和硅晶片插入光刻扫描仪中在操作中，扫描仪产生光，该光通过系统中的一组投影光学器件和掩模传输照射光致抗蚀剂以在硅晶片上形成图案

正如过去从DUV升级到EUV一样，高NA EUV需要一种新型光掩模因为在更高的孔径下，光子以更浅的角度撞击掩模，相对于图案大小投射更长的阴影黑暗，，完全封锁地区和Rdquo并且完全曝光区域之间的边界变成灰色，从而降低了图像对比度

根据Semiengineering的说法，有几种选择可用于降低有效吸收器高度，从而降低3D掩模效应的影响第一种也是最简单的方法是减少吸收材料的厚度

Imec的高级图案化项目主管Kurt Ronse在接受Semiengineering时表示，通过高NA EUV图案化的第一层可能具有大约28nm的相对松散的尺寸简单地降低吸收器高度应该提供足够的对比度

可是，伴随着功能的缩小，制造商将需要重新考虑吸收材料Erdmann指出，目前使用的钽基吸收剂的光学性能相对较差降低吸收剂的折射率将改善剂量—尺寸特性，并在恒定的曝光剂量下获得更小的特征

同时，增大消光系数会降低立体效果。

可是，N和K不是掩模制造商可以简单地在工艺刻度盘上设置的独立参数它们是材料特性，因此它们彼此相关，并与吸收器的其他特性相关为了采用新材料，掩模制造商必须能够蚀刻它并修复缺陷

目前，钽吸收体的反应离子刻蚀是一些候选材料的选择，但新的吸收体可能仍然需要新的刻蚀工艺和新的化学品因为接触层和金属层具有不同的要求，所以它们也可能需要不同的吸收剂朗斯说

据他介绍，这方面并没有一致的选择，但为了继续工艺开发，口罩厂商还需要行业的额外指导。

Semiengineering进一步指出，光穿过光掩模的吸收体图案后，EUV光子会遇到硅片及其光刻胶层减小的焦深使得更难以同时保持光致抗蚀剂叠层的顶部和硅晶片的平面焦点

如果聚焦误差导致相邻特征靠得太近，则间隙不能被清除，并且会出现桥接缺陷如果特征之间的间隔太大，所得的光致抗蚀剂特征太薄并且在其自身重量下塌陷

因此，减小光刻胶的厚度不仅可以提高焦距，还可以降低图案坍塌的风险但同时也会带来额外的挑战如报告中所公开的，一种有希望的替代物是金属氧化物光致抗蚀剂

据报道，这种光刻胶利用入射光子分解氧化锡纳米团簇氧化物簇可溶于显影剂，而金属锡不可溶这些是负性光刻胶使暴露的材料不溶解

金属固有地更耐蚀刻，并且吸收更多的EUV光子，从而使它们能够用更薄的层获得相当的结果不幸的是，接触孔可能是高数值孔径EUV曝光的第一个应用，但它需要正性光刻胶

此外，其他与EUV相关的技术也在研究中，如薄膜这是一款用来遮盖面膜，防止颗粒掉在上面的产品

据有关报道，ASML已经开发出新的EUV薄膜同时，Imec碳纳米管薄膜在ASML EUV扫描仪上的透光率达到97.7%单壁和多壁薄膜很有前途

根据Imec技术人员主要成员艾米丽·加拉格尔的说法:两种类型都表现不错与没有薄膜的参考物相比，在CD均匀性，LWR和耀斑方面的成像差异最小根据测得的这些薄膜的EUV吸收率在95.3%和97.7%之间，预计剂量会略有增加

写在最后

在生态系统的共同努力下，ASML正在努力使高NA掩模对准器成为可能与此同时，他们也在增加EUV光刻机的产能，并与行业一起推动这些先进技术的更多应用

根据ASML在第一季度财务会议上披露的数据，公司的目标是在2022年出货55台EUV系统，到2025年实现90台工具的计划ASML也承认，2025年90台可能会超过实际需求，但他们形容这是为了满足2030年1万亿美元半导体行业的需求而付出的巨大努力

克里斯托夫·芙凯在高盛会议上强调，高NA EUV光刻机将首先应用在逻辑芯片上，然后DRAM乃至3D DRAM将是高NA EUV光刻机的重点。

声明：本网转发此文章，旨在为读者提供更多信息资讯，所涉内容不构成投资、消费建议。文章事实如有疑问，请与有关方核实，文章观点非本网观点，仅供读者参考。